18-ho-1090-pr HDL Lab

Veranstaltungsdetails

Lehrende: Prof. Dr.-Ing. Klaus Hofmann

Veranstaltungsart: Praktikum

Orga-Einheit: FB18 Elektrotechnik und Informationstechnik

Anzeige im Stundenplan: HDL Lab

Fach:

Anrechenbar für:

Semesterwochenstunden: 3

Unterrichtssprache: Englisch

Min. | Max. Teilnehmerzahl: - | -

Lehrinhalte:
Durchführung eines VHDL oder Verilog-basierten VLSI-Systementwurfs in Gruppen mit industrienahen Randbedingungen

Literatur:
Skriptum der Vorlesung „Computer Aided Design for SoCs“

Voraussetzungen:
Vorlesung: Computer Aided Design for SoCs, mindestens eine höhere Programmiersprache, Grundkenntnisse Linux/Unix, Rechnerarchitekturen

Online-Angebote:
Moodle

Literatur
Termine
Datum Von Bis Raum Lehrende
1 Mo, 29. Jul. 2019 09:50 11:30 S103/121 Prof. Dr.-Ing. Klaus Hofmann
2 Mo, 29. Jul. 2019 11:45 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
3 Di, 30. Jul. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
4 Mi, 31. Jul. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
5 Do, 1. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
6 Fr, 2. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
7 Mo, 5. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
8 Di, 6. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
9 Mi, 7. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
10 Do, 8. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
11 Fr, 9. Aug. 2019 09:00 18:00 S306/67 Prof. Dr.-Ing. Klaus Hofmann
Übersicht der Kurstermine
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  •  
  •  
  •  
  •  
Lehrende
Prof. Dr.-Ing. Klaus Hofmann