Lehrende: Dipl.-Inform. Florian-Wolfgang Stock
Veranstaltungsart: Integrierte Veranstaltung
Orga-Einheit: FB20 Informatik
Anzeige im Stundenplan: FPGA-HLL
Fach:
Anrechenbar für:
Semesterwochenstunden: 2
Unterrichtssprache: Deutsch
Min. | Max. Teilnehmerzahl: - | -
Lehrinhalte: FPGAs wurden in den letzten Jahren sehr erfolgreich zur Umsetzung anwendungsspezifischer Beschleuniger in heterogenen Systemen eingesetzt. Allerdings ist die Programmierung mit konventionellen Hardware-Beschreiubungssprachen wie Verilog oder VHDL nach wie vor mühsam. Als Alternative spielen High-Level Synthese Werkzeuge, die Hardware auch aus Hochsprachen wie C/C++ erzeugen können, eine zunehmend wichtigere Rolle bei der Implementierung solcher Beschleuniger. Im Rahmen dieser Veranstaltung erwerben Sie nützliches Hintergrundwissen zu den grundlegenden Algorithmen der High-Level Synthese sowie Kenntnisse beim praktischen Entwurf und der Optimierung von FPGA-Designs mittels High-Level Synthese-Werkzeugen. Darüber hinaus lernen Sie relevante Techniken zur Integration von FPGA-basierten Beschleunigern in heterogene Systeme kennen. Im Rahmen der mit dieser Veranstaltung verbunden Praxisphase implementieren Sie einen FPGA-basierten Beschleuniger für ein vorgegebenes Problem und setzen diesen auf einem typischen heterogenen System in echter Hardware um.
Voraussetzungen: – Grundlagen digitaler Logik (Digitaltechnik (DT) – Grundlagen Rechnerarchitektur (Rechnerorganisation (RO), AER) – Vorwissen zu Compilern vorteilhaft, aber nicht verpflichtend – Umgang mit Linux-Systemen und virtuellen Maschinen
