Lehrende: Prof. Dr. Hans Eveking
Veranstaltungsart: Übung
Orga-Einheit: FB18 Elektrotechnik und Informationstechnik
Anzeige im Stundenplan: UE Verification Tech
Fach:
Anrechenbar für:
Semesterwochenstunden: 1
Unterrichtssprache: Englisch
Min. | Max. Teilnehmerzahl: - | -
Lehrinhalte: Entscheidungsdiagramme, Erfüllbarkeitsprüfer, Symbolische Zustandstraversierung, Erreichbarkeitsanalyse, Temporale Logiken (CTL, LTL), Eigenschaftsprüfung (Symbolisches und Bounded Model-Checking), Eigenschaftsbeschreibungssprachen (PSL, ITL)
Literatur: Th. Kropf: Introduction to formal hardware verification. W.K. Lam: Hardware design verification.
Voraussetzungen: Grundkenntnisse in Digitaltechnik
